[기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론

[기본회로] D 플립플롭을 사용하여 10진수 카운트 설계 이론 자료입니다.

본 자료는 목차정보가 없습니다.

기본이론
플립플롭 이란?
- 플립플롭은 2진 부호 0또는 1을 기억하는 최소 기억 소자이다.
플립플롭은 입력 신호를 변경하지 않는다면 일단 기억된 정보는 계속
유지된다.
- 입력 신호 외에 출력에 영향을 주는 클록(Clock) 펄스의 유무에 따라
비동기식 플립플롭과 동기식 플립플롭으로 구분된다.

D 플립플롭 이란?
- 입력 신호 D가 출력 신호 Q에 그대로 전달되고
Q'는 Q값의 반대로 출력되는 특성을 가지고 있는 플립플롭이다.
- 클록 펄스가 0이면 High impedance가 되어 전체가 동작 불능이 되고
클록 펄스가 1인 상태에서 동작한다.

D 플립플롭(NAND 게이트형)
회로도
블록도
특성표










입력
출력
CP
D
Q
Q'
0
X
X
X
1
0
0
1
1
1
1
0








D 플립플롭의
파형도





10진수 카운트 설계 이론
1. D 플립플롭 4개를 사용하여 4bit 16진수 카운트를 설계한다,
(회로도 2-1참고)
2. 16진수 카운트는 2진수 ‘0000’에서 ‘1111’까지 설계되어 있다.
이 설계를 10진수 카운트인 2진수 ‘0000’에서 ‘1001’까지 설계하기
위해 11진수의 마지막인 ‘1010’에서 비동기시 Nand gate를 사용한다.
3. Nand gate는 두 입력이 ‘1’과 ‘1’일때만 출력값이 ‘0’이되고, 다른
입력엔 출력이 무조건 ‘1’이 나온다. 이 특성을 이용하여 D 플립플롭을
0으로 초기화하는 CLR입력단자에 Nand gate의 출력단자를 연결한다.
(여기서 CLR이란, CLEAR의 뜻으로 D 플립플롭 안에 기억된 값을
‘0’으로 초기화 시킬 수 있는 입력단자이다.
이 외에 PR이라는 입력단자도 있는데 이 입력단자는 PRESET의 의미로
D 플립플롭을 ‘1’로 초기화 시킬 수 있는 입력단자이다.
CLR의 입력에 ‘0’을주면 ‘0’으로 초기화가 된고 PR의 입력에 ‘0’을주면
‘1’로 초기화가 된다. CLR과 PR의 입력에 각각 1을주면 D 플립플롭을
정상적으로 작동시킬 수 있다.)
Nand gate의 입력단자는 11진수의 마지막 출력값인 ‘1010’의 두 개의
‘1’의 값을 연결하여 11진수의 출력값이 나올 때 Nand gate의 특성과
CLR의 특성으로 D 플립플롭은 ‘0’으로 초기화되어 다시 처음으로
돌아갈 수 있다.

본 자료는 참고문헌이 없습니다.